

日本国特許庁

PATENT OFFICE JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されて る事項と同一であることを証明する。

his is to certify that the annexed is a true copy of the following application as filed this Office.

順年月日 te of Application:


1998年 7月17日

顧番号 plication Number:

平成10年特許願第204089号

顧 / icant (s):

ソニー株式会社



1999年 5月28日

特 許 庁 長 官 Commissioner, Patent Office 得佐山建造區

A STATE OF THE PROPERTY OF THE

出証番号 出証特平11-3034135

【書類名】

特許願

【整理番号】

9800549001

【提出日】

平成10年 7月17日

【あて先】

特許庁長官殿

【国際特許分類】

H04N 5/225

【発明の名称】

撮像装置

【請求項の数】

4

【発明者】

【住所又は居所】

東京都品川区北品川6丁目7番35号 ソニー株式会社

内

【氏名】

水谷 陽一

【発明者】

【住所又は居所】

東京都品川区北品川6丁目7番35号 ソニー株式会社

内

【氏名】

竹澤 正行

【発明者】

【住所又は居所】

東京都品川区北品川6丁目7番35号 ソニー株式会社

内

【氏名】

松元 秀樹

【発明者】

【住所又は居所】

東京都品川区北品川6丁目7番35号 ソニー株式会社

内

【氏名】

中島 健

【発明者】

【住所又は居所】

東京都品川区北品川6丁目7番35号 ソニー株式会社

内

【氏名】

山本 敏久

【特許出願人】

【識別番号】

000002185

【氏名又は名称】 ソニー株式会社

【代表者】 出并 伸之

【代理人】

【識別番号】 100067736

【弁理士】

【氏名又は名称】 小池 晃

【選任した代理人】

【識別番号】 100086335

【弁理士】

【氏名又は名称】 田村 榮一

【選任した代理人】

【識別番号】 100096677

【弁理士】

【氏名又は名称】 伊賀 誠司

【手数料の表示】

【予納台帳番号】 019530

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9707387

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 撮像装置

【特許請求の範囲】

【請求項1】 被写体からの撮像光に基づいて画像データを生成する撮像手段と、

画像データを記憶する記憶手段と、

画像データに所定の信号処理を施す複数の信号処理手段と、

画像データに基づく画像を表示する表示手段と、

画像データを記録する記録媒体と、

第1の動作モードでは、上記各信号処理手段のうち実時間で処理することが必要な信号処理手段により上記撮像手段からの画像データに所定の信号処理をし、信号処理済みの画像データを上記表示手段に供給する制御を行い、第2の動作モードでは、上記撮像手段からの画像データを上記記憶手段に書き込んでから当該画像データを読み出して上記各信号処理手段に供給し、信号処理済みの画像データを上記記録媒体に記録する制御を行う制御手段と

を備える撮像装置。

【請求項2】 上記各信号処理手段のいずれか1つは、画像データの解像度変換処理を行う解像度変換手段からなり、

上記制御手段は、上記第2の動作モードでは、上記記憶手段から画像データを 読み出して上記解像度変換手段に供給し、上記解像度変換手段で解像度変換処理 された画像データを上記記録媒体に記録する制御を行うこと

を特徴とする請求項1記載の撮像装置。

【請求項3】 上記各信号処理手段のいずれか1つは、画像データを圧縮する 圧縮手段からなり、

上記制御手段は、上記第2の動作モードでは、上記記憶手段から画像データを 読み出して上記圧縮手段に供給し、上記圧縮手段で圧縮された画像データを上記 記録媒体に記録する制御を行うこと

を特徴とする請求項1記載の撮像装置。

【請求項4】 上記制御手段は、上記第1の動作モードでは、上記撮像手段及び/又は上記実時間で処理することが必要な信号処理手段に対して画像データの間引き処理を行うように制御すること

を特徴とする請求項1記載の撮像装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、動作モードに応じた信号処理を行う撮像装置に関する。

[0002]

【従来の技術】

ディジタル・スチル・カメラは、CCDイメージセンサで得られた画像データをメモリに取り込み、その後画像データをいわゆるパーソナル・コンピュータ等に転送している。このようなディジタル・スチル・カメラは、現在では、VGA (Video Graphics Array) システム対応型のものがほとんどである。

[0003]

例えば図16に示すように、かかるディジタル・スチル・カメラ200は、画像信号を生成するCCDイメージセンサ201と、入力処理/画像処理回路202と、画像データの読み出し又は書き込みの処理を行うメモリコントローラ203と、所定の方式の出力画像に変換する出力処理回路204と、撮影時の被写体の状況を表示するファインダ205と、CPUバス206を介して、圧縮された画像データを記録する記録部207と、画像データの圧縮又は伸張処理を行う圧縮/伸張回路208と、画像データを記憶すべく例えばフラッシュメモリ等からなるメモリ209と、装置全体を制御するCPU210とを備える。

[0004]

被写体の撮影開始前においては、ユーザは、ファインダ205に表示される被写体像を確認する必要がある(ファインダモード)。このとき、CCDイメージセンサ201は、被写体からの撮像光によって光電変換して得られた画像信号を入力処理/画像処理回路202に供給する。入力処理/画像処理回路202は、例えば上記画像信号に相関二重サンプリング処理を行ってディジタル化し、さら

にガンマ補正、ニー処理等の所定の信号処理を行って、メモリコントローラ203に供給する。メモリコントローラ203は、CPU210の制御に応じて、入力処理/画像処理回路202からの画像データを出力処理回路204に供給する。出力処理回路204は、画像データを例えばNTSC(National Television System Committee)方式にエンコードし、さらにアナログ化してファインダ205に供給する。これにより、ファインダ205には、撮影の対象たる被写体が表示される。

[0005]

一方、ユーザが図示しないシャッタボタンを押して記録モードに移行すると、 メモリコントローラ203は、入力処理/画像処理回路202から供給される画 像データをメモリ209に書き込む。CPU210は、メモリ209から画像デ ータを読み出し、当該画像データを圧縮/伸張回路208において例えばJPE G(Joint Photographic Experts Group)圧縮処理を行って、記録部207に記 録する。

[0006]

また、ユーザの所定の操作によって再生モードに移行すると、CPU210は、記録部207から画像データを読み出し、当該画像データを圧縮/伸張回路208においてJPEG伸張処理を行った後、メモリコントローラ203,出力処理回路204を介してファインダ205に供給する。かくして、ファインダ205には、撮影された画像が表示されることになる。

[0007]

【発明が解決しようとする課題】

近年、CCDイメージセンサの飛躍的な技術進歩に伴い、画像データの解像度は100万画素を超えるようになりつつある。これに対して、上述したような構成のディジタル・スチル・カメラ200では、100万画素を超える画像データに十分に対応することができないことが考えられる。

[0008]

例えば、ファインダモードにおいては、CCDイメージセンサ201が高解像 度の画像信号を出力すると、入力処理/画像処理回路202,メモリコントロー

ラ203,出力処理回路204がリアルタイムでかかる画像データを処理することができず、例えばファインダ205に被写体の映像が表示されるまで例えば1フレーム以上の遅延が生じることがある。これでは、被写体に少しの動きがあってもそれを撮影する場合には支障が生じてしまう。

[0009]

一方、記録モードでは、画像データを記録部207に記録するだけであることから、入力処理/画像処理回路202やその他の回路の処理をリアルタイムで行う必要がない。

[0010]

すなわち、ディジタル・スチル・カメラ200は、例えば入力処理/画像処理 回路202に対していずれの動作モードであっても所定の信号処理を行わせてい たため、装置全体として常に効率的な信号処理を行っていなかった。

[0011]

本発明は、このような実情に鑑みて提案されたものであり、動作モードに応じた効率的な信号処理を行うことができる撮像装置を提供することを目的とする。

[0012]

【課題を解決するための手段】

上述の課題を解決するために、本発明に係る撮像装置は、被写体からの撮像光に基づいて画像データを生成する撮像手段と、画像データを記憶する記憶手段と、画像データに所定の信号処理を施す複数の信号処理手段と、画像データに基づく画像を表示する表示手段と、画像データを記録する記録媒体と、第1の動作モードでは、上記各信号処理手段のうち実時間で処理することが必要な信号処理手段により上記撮像手段からの画像データに所定の信号処理をし、信号処理済みの画像データを上記表示手段に供給する制御を行い、第2の動作モードでは、上記撮像手段からの画像データを上記記憶手段に書き込んでから当該画像データを読み出して上記各信号処理手段に供給し、信号処理済みの画像データを記記録媒体に記録する制御を行う制御手段とを備える。

[0013]

上記撮像装置では、第1のモードでは、実時間で処理することが必要な信号処

理手段により上記撮像手段からの画像データに所定の信号処理をし、第2のモードでは、画像データを上記記憶手段に書き込んでから当該画像データを読み出して上記各信号処理手段に供給してから信号処理を行う。

[0014]

【発明の実施の形態】

以下、本発明の実施の形態について、図面を参照しながら説明する。

[0015]

本発明は、例えば図1に示す構成のディジタル・スチル・カメラ1に適用される。

ディジタル・スチル・カメラ1は、画像信号を生成する画像生成部10と、画像データに所定の信号処理を行う信号処理部20と、SRAM (Static Random Access Memory) からなるイメージメモリ32と、信号処理部20の制御を行う制御部40とを備える。

[0016]

画像生成部10は、画像信号を生成するCCDイメージセンサ11と、上記画像信号にサンプルホールド処理及びディジタル化処理を行って画像データを出力するサンプル/ホールドーアナログ/ディジタル回路(以下、「S/HーA/D回路」という。)12と、タイミング信号を発生するタイミングジェネレータ13とを備える。このタイミングジェネレータ13は、信号処理部20から供給される同期信号に基づいて、画像生成部10の各回路を制御する水平同期信号及び垂直同期信号を発生するものである。

[0017]

CCDイメージセンサ11は、例えば80万画素からなるXGA (eXtended G raphics Array: 1024×768) 相当の画像データを生成する。CCDイメージセンサ11は、タイミングジェネレータ13からの同期信号に基づいて駆動され、毎秒90フレームの画像信号を出力する。なお、CCDイメージセンサ11は、画像信号の間引き機能を有し、制御部40の制御に従って、画像信号の垂直方向成分を1/2,1/3,1/4・・・に間引いて出力することができる。

[0018]

S/H-A/D回路12も、上記タイミングジェネレータ13からの同期信号に基づき、所定のサンプリング間隔でサンプルホールド及びA/D変換処理を行い、この画像データを信号処理部20に供給する。

[0019]

信号処理回路20は、1個のLSI(Large Scale Integrated circuit)によって構成される。信号処理部20は、画像生成部10からの画像データに入力処理を行う入力処理回路21と、イメージメモリ32に対する画像データの読み出し/書き込みを制御するメモリコントローラ22と、NTSC/PAL(Phase Alternation by Line)エンコーダ23と、画像データをアナログ化して外部に出力するD/Aコンバータ24と、同期信号を発生してタイミングジェネレータ13に供給するシンク・ジェネレータ26とを備える。

[0020]

また、信号処理部20は、イメージメモリ32のインターフェースであるSDRAMインターフェース27と、画像データの解像度変換処理を行う解像度変換回路28と、画像データの圧縮/伸張処理を行うJPEG (Joint Photographic Experts Group) エンコーダ/デコーダ29と、JPEGエンコーダ/デコーダ29のインターフェースであるJPEGインターフェース30と、制御部40の後述するCPUとデータの送受信を行うためのインターフェースであるホスト・インターフェース31とを備える。

[0021]

入力処理回路21は、S/H-A/D回路12からの画像データにディジタルクランプ、シェーディング補正、アパーチャ補正、ガンマ補正、色処理等を行って、メモリコントローラ22に供給する。入力処理回路21は、画像データの解像度が例えばVGA(Video Graphics Array)フォーマットよりも大きいときは、その解像度を低くする処理も行うことができる。また、入力処理回路21は、オート・フォーカス、オート・アイリスの検波処理を行って、フォーカス機構、アイリス機構の自動調整を行う。さらに、入力処理回路21は、画像データを構成する3原色信号の信号レベルを検出してオートホワイトバランス調整も行う。

[0022]

メモリコントローラ22は、入力処理回路21や他の回路から供給される画像データをSDRAMインターフェース27を介してイメージメモリ32に書き込み、また、イメージメモリ32の画像データをSDRAMインターフェース27を介して読み出す制御を行う。このとき、メモリコントローラ22は、イメージメモリ32に記憶された画像データに基づいて、CCDイメージセンサ11に欠陥画素があるかを検出することも行う。

[0023]

メモリコントローラ22は、イメージメモリ32から読み出した画像データを例えばNTSC/PALエンコーダ23に供給する。NTSC/PALエンコーダ23は、メモリコントローラ22から画像データ供給されると、この画像データにNTSC方式又はPAL方式のエンコードを行ってD/Aコンバータ24に供給する。D/Aコンバータ24は、かかる画像データをアナログ化して外部端子25を介して出力する。

[0024]

メモリコントローラ22は、メモリコントローラ22から読み出した画像データを解像度変換回路28に供給して解像度変換処理を行わせ、また、解像度変換回路28が出力する解像度変換済みの画像データをメモリコントローラ22に書き込む。

[0025]

メモリコントローラ22は、JPEGインターフェース30を介して画像データをJPEGエンコーダ/デコーダ29に供給して静止画の圧縮処理を行わせ、さらに、JPEGエンコーダ/デコーダ29で伸張処理された画像データをイメージメモリ32に書き込むことも行う。

[0026]

イメージメモリ32は、上述のように画像データを記憶するだけでなく、いわゆるキャラクタジェネレータのデータであるOSD (On Screen Display) データも記憶する。ここにいうOSDデータは、ビットマップデータからなる。メモリコントローラ22は、上記OSDデータの読み出し/書き込みも制御している

。なお、画像データとOSDデータとの合成は、NTSC/PALエンコーダ2 3において行われる。

[0027]

上記制御部40は、信号処理部20の各回路を制御するCPU (Central Processing Unit) 41と、画像データやその他の制御データを一時格納するDRAM (Dynamic Random Access Memory) 42と、CPU41の制御プログラムが記憶されているROM (Read Only Memory) 43と、フラッシュメモリ51と画像データをやりとりするためのインターフェースであるフラッシュメモリ・インターフェース44と、例えばIrLEDからなる通信回路52のインターフェースであるIrDAインターフェース45とを備える。

[0028]

例えば、CPU41は、JPEGエンコーダ/デコーダ29で圧縮された画像データを、フラッシュメモリ・インターフェース44を介してフラッシュメモリ51に書き込み、また、フラッシュメモリ51から画像データを読み出してJPEGエンコーダ/デコーダ29に供給する。また、CPU41は、JPEGエンコーダ/デコーダ29からの画像データやフラッシュメモリ51から読み出した画像データを、IrDAインターフェース45,通信回路52を介して赤外光として外部に出力する。

[0029]

ここで、上記ディジタル・スチル・カメラ1の簡略的な構成を図2に示す。

入力処理回路21は、CCDイメージセンサ11からの画像データを画像データバス33を介してNTSC/PALエンコーダ23に供給する。NTSC/PALエンコーダ23は、所定のエンコード処理を行ってファインダ36に供給する。これにより、ファインダ36には、被写体の映像が表示される。なお、上記ファインダ36は、VGAフォーマットまでの画像データに対応して画像を表示するものである。

[0030]

また、メモリコントローラ22は、イメージメモリ32から画像データを読み出して、画像データバス33を介して解像度変換回路28に供給する。解像度変

換回路28は、画像データの解像度変換処理を行った後、画像データを画像データバス33を介してJPEGエンコーダ/デコーダ29に供給する。JPEGエンコーダ/デコーダ29は、画像データをJPEG方式で圧縮し、CPUバス34を介してCPU41に供給する。CPU41は、かかる圧縮処理済みの画像データをCPUバス34を介してフラッシュメモリ51に書き込む。また、CPU41は、圧縮処理済みの画像データを、CPUバス34、通信回路52を介して、外部に出力することもできる。

[0031]

このように、図2によると、信号処理部20では、各回路は画像データバス33を介して接続されている。上記画像データバス33は、仮想的なバスであり、 上記各回路でやりとりする画像データの帯域に限界があることを示すものである

[0032]

信号処理部20において、NTSC/PALエンコーダ23や解像度変換回路28等その他各回路は、画像データを処理を開始する前に、画像データを要求することを示すリクエスト信号 (request) をメモリコントローラ22に送信する。また、これらの各回路は、画像データの処理が終了した後、上記画像データを出力ときもリクエスト信号をメモリコントローラ22に送信する。

[0033]

一方、メモリコントローラ22は、各回路からのリクエスト信号を受信すると、各回路の中から優先順位の高いものを選択し、選択した回路に対してアクノリッジ (acknowledge) 信号を送信する。ここで、アクノリッジ信号とは、当該信号を受信する回路に対して画像データを供給すること又は当該信号を受信した回路が出力する画像データを受け取る準備ができたことを示す信号をいう。そして、メモリコントローラ22は、イメージメモリ32から画像データを読み出し、上記アクノリッジ信号の送信先の回路に対して画像データバス33を介して供給する。また、メモリコントローラ22は、上記アクノリッジ信号の送信先の回路が出力した画像データを受け取って、この画像データをイメージメモリ32に書き込む処理を行う。

[0034]

なお、メモリコントローラ22は、各回路から同時にリクエスト信号を受信したときは、リアルタイムで処理することが必要な回路を優先した選択することができる。例えば、メモリコントローラ22は、ファインダ36に被写体の映像を表示させるときは、入力処理回路21,NTSC/PALエンコーダ23を優先して選択する。また、メモリコントローラ22は、画像データバス33における画像データのバス占有率を判断して、当該占有率に応じて各回路の優先順位を決定してもよい。

[0035]

なお、メモリコントローラ 2 2 は、画像データバス 3 3 の帯域制限内で各回路に画像データを供給することができるのであれば、時分割で各回路にアクノリッジ信号を送信して、各回路がそれぞれ所定の処理を行うように制御してもよい。これにより、メモリコントローラ 2 2 は、事実上、各回路に対してリアルタイムでデータアクセスして、各回路からの画像データをイメージメモリ 3 2 に書き込んだり、イメージメモリ 3 2 の画像データを読み出して各回路に供給することができる。

[0036]

さらに、メモリコントローラ22は、画像データバス33を介して図示しない外部回路とアクセスする場合であっても、当該外部回路が上述したリクエスト信号を送信したりアクノリッジ信号を受信することができるものであれば、画像データバス33の帯域制限範囲内で、信号処理部20内の各回路と同様に時分割で同時にアクセスすることができる。すなわち、メモリコントローラ22は、画像データバス33の帯域の範囲内であれば、信号処理部20内の回路や外部回路の数を問わず、これらの各回路に対して時分割で同時にアクセスすることができる

[0037]

以上のように、メモリコントローラ22は、画像データバス33の調停やイメージメモリ32と各回路間における画像データの書き込み/読み出しの制御、さらに、CPUバス34に対してデータ転送を行っている。

[0038]

つぎに、上記信号処理部20における画像データの具体的な流れについて、図3を用いて説明する。

[0039]

入力処理回路21は、画像生成部10からの画像データに所定の信号処理を行うCCDインターフェース21aと、CCDインターフェース21aの処理を行うために検波処理を行う検波回路21bと、画像データの変換処理を行うカメラ・ディジタル・シグナル・プロセッサ(以下、「カメラDSP」という。)21cとを備える。

[0040]

CCDインターフェース21 a は、図1に示すS/H-A/D回路12からの赤信号・緑信号・青信号(RGB)で構成される画像データに対してディジタルクランプ,ホワイトバランス調整,ガンマ補正等の処理を行ったり、必要に応じて画像データの水平方向成分の間引き処理も行う。CCDインターフェース21 a は、かかる処理を行った後、画像データをカメラDSP21cに供給したり、画像データバス33を介してメモリコントローラ22に供給する。

[0041]

検波回路21bは、CCDインターフェース21aの画像データからオートフォーカス,オートアイリス,ホワイトバランス調整のための検波処理を行う。

[0042]

カメラDSP21cは、CCDインターフェース21aからのRGBからなる画像データを、輝度信号Y及びクロマ信号(色差信号)Cr, Cbからなる画像データに変換する。また、カメラDSP21cは、かかる処理を行うと共に、画像データの解像度を簡易的に変換する簡易解像度変換回路21dを有する。

[0043]

簡易解像度変換回路21dは、CCDイメージセンサ11が生成する画像データの解像度が例えばVGAフォーマットより大きい場合に、画像データの解像度を低く変換するものである。

[0044]

簡易解像度変換回路21 d は、具体的には図4に示すように、色差信号の分離を行うB-Y/R-Y分離回路61と、水平方向の補間処理を行う水平方向線形補間回路62と、色差信号の合成を行うB-Y/R-Y合成回路63と、各信号に1水平走査期間(1H期間)の遅延を与える1H遅延回路64と、垂直方向線形補間回路65とを備える。

[0045]

B-Y/R-Y分離回路61は、カメラDSP21cからの画像データからクロマ信号Cr,Cbである色差信号B-Y/R-Yをそれぞれ分離して水平方向線形補間回路62に供給する。水平方向線形補間回路62は、輝度信号Y,色差信号B-Y,R-Yにそれぞれ水平方向の補間処理を行って水平方向の解像度を低くして、補間処理済みの輝度信号Y及び色差信号B-Y,R-YをB-Y/R-Y合成回路63に供給する。

[0046]

B-Y/R-Y合成回路63は、色差信号B-Y, R-Yを合成し、水平方向線形補間回路62からの輝度信号Y及び合成された色差信号B-Y/R-Yを1 H遅延回路64及び垂直方向線形補間回路65に供給する。1H遅延回路64は、輝度信号Y及び色差信号B-Y/R-Yにそれぞれ1H期間の遅延を与えて垂直方向線形補間回路65に供給する。垂直方向線形補間回路65は、B-Y/R-Y合成回路63及び1H遅延回路64からの輝度信号Y及び色差信号B-Y/R-Yに基づいて垂直方向の線形補間処理を行い、この結果、水平方向及び垂直方向の解像度が低くなった輝度信号Y, 及び色差信号(B-Y), /(R-Y), からなる画像データを出力する。

[0047]

また、解像度変換回路 2 8 は、例えば [p×q] の画像データを [m×n] の画像データに変換する解像度変換処理を行うものである。解像度変換回路 2 8 は、主に、CCDイメージセンサ 1 1 で生成された画像データが高解像度のときに所定の解像度に抑えるために行う処理であるが、低解像度の画像データを高解像度になるように処理してもよい。

[0048]

解像度変換回路28は、具体的には図5に示すように、画像データバス33から入力される画像データを記憶する入力バッファ71と、入力バッファ71からの画像データを水平方向にバッファリングする水平方向バッファ72と、水平方向バッファ72からの画像データに水平方向の解像度変換処理を行う水平方向変換処理回路73からの画像データを垂直方向にバッファリングする垂直方向バッファ74と、垂直方向の解像度変換処理を行う垂直方向変換処理回路75と、出力の際にバッファリングをする出力バッファ76とを備える。

[0049]

なお、解像度変換回路28は、画像データの解像度変換を行う準備ができたときは、イメージメモリ32から画像データを読み出すようにメモリコントローラ22に要求する(リード)リクエスト信号を出力し、さらに、画像データの変換処理後に当該画像データをイメージメモリ32に書き込むようにメモリコントローラ22に要求する(ライト)リクエスト信号を出力する。また、解像度変換回路28は、メモリコントローラ22が上記リクエスト信号に応答したことを示すアクノリッジ信号を受信する。

[0050]

一方、上記水平方向バッファ72は、図6に示すように、1 画素分の遅延を与える第1の遅延回路81,第2の遅延回路82,第3の遅延回路83を直列に接続して構成される。したがって、第1の遅延回路81は1 画素分遅延した画像データを出力し、第2の遅延回路82は2 画素分遅延した画像データを出力し、第3の遅延回路83は3 画素分遅延した画像データを出力する。

[0051]

水平方向変換処理回路73は、図6に示すように、第1から第4の乗算器84 ,85,86,87と、第1から第3の加算器88,89,90とを備える。

[0052]

第1の乗算器84は、入力バッファ71から供給される画像データに所定の係数を乗じて加算器88に供給する。第2の乗算器85は、第1の遅延回路81か

ら供給される画像データに所定の係数を乗じて加算器 8 8 に供給する。第3の乗算器 8 6 は、第2の遅延回路 8 2 から供給される画像データに所定の係数を乗じて加算器 8 9 に供給する。第4 の乗算器 8 7 は、第3 の遅延回路 8 3 から供給される画像データに所定の係数を乗じて加算器 9 0 に供給する。第1 の加算器 8 8 は、各画像データを合成して第2の加算器 8 9 に供給する。第2 の加算器 8 9 は、各画像データを合成して第3 の加算器 9 0 に供給する。第3 の加算器 9 0 は、各画像データを合成し、これを水平方向の解像度変換処理済みの画像データとして垂直方向バッファ 7 4 に供給する。

[0053]

以上のように水平方向変換処理回路73は、1画素分ずつ遅延のある画像データにそれぞれ所定の重み付けを行って合成することによって、水平方向の画素間を補ったり又は間引く処理を行ったりして、水平方向の解像度を変換する。

[0054]

垂直方向バッファ74は、図6に示すように、1ライン分の遅延を与える第1から第3のバッファメモリ91、92、93を直列に接続して構成される。したがって、第1のバッファメモリ91は1ライン分遅延した画像データを出力し、第2のバッファメモリ92は2ライン分遅延した画像データを出力し、第3のバッファメモリ93は3ライン分遅延した画像データを出力する。

[0055]

垂直方向変換処理回路 7 5 は、図 6 に示すように、第 5 から第 8 の乗算器 9 4 , 9 5 , 9 6 , 9 7 と、第 4 から第 6 の加算器 9 8 , 9 9 , 1 0 0 とを備える。

[0056]

第5の乗算器94は、垂直方向バッファ74から供給される画像データに所定の係数を乗じて第4の加算器98に供給する。第6の乗算器95は、第1のラインメモリ91から供給される画像データに所定の係数を乗じて第4の加算器98に供給する。第7の乗算器96は、第2のラインメモリ92から供給される画像データに所定の係数を乗じて第5の加算器99に供給する。第8の乗算器97は、第3のラインメモリ93から供給される画像データに所定の係数を乗じて第6の加算器100に供給する。第4の加算器98は、各画像データを合成して第5

の加算器99に供給する。第5の加算器99は、各画像データを合成して第6の加算器100に供給する。第6の加算器100は、各画像データを合成し、これを垂直方向の解像度変換処理済みの画像データとして出力する。

[0057]

以上のように垂直方向変換処理回路 7 5 は、1 ライン分ずつ遅延のある画像データにそれぞれ所定の重み付けを行って合成することによって、垂直方向の画素間を補う処理を行ったり又は間引く処理を行ったりして、垂直方向の解像度を変換する。

[0058]

なお、解像度変換回路28は、図6において、水平方向の解像度変換処理を行ってから垂直方向の解像度変換処理をおこなっているが、図7に示すように、垂直方向の解像度変換処理を行ってから水平方向の解像度変換処理を行ってもよい。すなわち、解像度変換回路28は、入力バッファ71からの画像データを垂直方向バッファ74に供給し、垂直方向バッファ74,垂直方向変換処理回路75,水平方向バッファ72,水平方向変換処理回路73の順に各処理を行うような構成にしてもよい。

[0059]

また、垂直方向バッファ74における第1から第3のバッファメモリ91,9 2,93は、1ライン(1H)分の画像データを記憶することができるとしたが 、図8に示すように、1ラインより少ない例えばNピクセル(ピクセル長N)の 画像データを記憶することができるものであってもよい。このとき、メモリコン トローラ22は、図9に示すように、イメージメモリ32に記憶されている画像 データをNピクセル毎に読み出す必要がある。

[0060]

具体的には、メモリコントローラ 2 2 は、イメージメモリ 3 2 に記憶されている 1 画面分の画像データを、各ライン毎に N ピクセルずつ垂直方向に読み出す。ここで、図 1 0 に示すように、 1 画面は $p \times q$ [ピクセル] からなり、左上のピクセルの座標を(1, 1)、右上のピクセルの座標を(p, 1)、左下のピクセルの座標を(p, q)とする。

[0061]

メモリコントローラ22は、図11に示すように、最初に、水平方向にNピクセル分の画像データを、1行目、2行目、・・・ q行目の順にライン毎に読み出す。これにより、メモリコントローラ22は、左端からNピクセル分の画像データ、すなわち(1,1)(1,q)(N,q)(N,1)で囲まれる範囲(N×qピクセル分)の画像データ(以下、「画像データ群(1)」という。)を読み出す。

[0062]

メモリコントローラ 2 2 は、次に、(N-1, 1)(N-1, q)(N-2, q)(N-2, 1)で囲まれる範囲の画像データ(以下、「画像データ群(2)」という。以下同様。)を読み出す。ここで、メモリコントローラ 2 2 は、列(1)及び画像データ群(2)を読み出すと、(N-1)列目及びN列目の画像データを 2 度読み出すことになる。

[0063]

この理由は、垂直方向変換処理回路 7 5 は、周辺のピクセルから補間処理を行うため、第 1 から第 3 のバッファメモリ 9 1 , 9 2 , 9 3 の最初と最後に記憶されているピクセルについては処理の対象としないからである。例えば、(N, 1) のピクセルは、画像データ群 (1) が読み出されたときは、垂直方向の補間処理の対象とならない。しかし、この (N, 1) のピクセルは、画像データ群 (2) が読み出されるときにも読み出され、このときに補間処理の対象となる。

[0064]

同様にして、メモリコントローラ22は、直前の画像データ群のうち最後の2列目分の画像データを含むようにして水平方向にNピクセル分の画像データを各ライン毎に読み出し、これにより、画像データ群を解像度変換回路28に供給する。

[0065]

解像度変換回路28の垂直方向バッファ74には、第1から第3のバッファメモリ91,92,93の容量に合致した画像データが各ライン毎に供給される。 したがって、第1から第3のバッファメモリ91,92,93には、それぞれ1 ラインずつずれた画像データが記憶されることになる。垂直方向変換処理回路75は、垂直方向バッファ74の第1から第3のバッファメモリ91,92,93からの各画像データに基づいて、垂直方向の解像度変換処理を行うことができる

[0066]

以上のように、メモリコントローラ22は、垂直方向画像度変換に必要なバッファメモリの容量が1ライン分に満たなくても、バッファメモリの容量に合わせて読み出しを行うことによって、解像度変換回路28に垂直方向の解像度変換を行わせることができる。

[0067]

なお、ここでは、バッファメモリが垂直方向の補間処理に用いられている場合 を例に挙げて説明したが、バッファメモリが水平方向の補間処理に用いられてい る場合であっても同様である。

[0068]

すなわち、例えば図12に示すように、解像度変換回路28がNピクセル分の容量のバッファメモリからなる水平方向バッファ72aを用いて水平方向の解像度変換を行う場合であってもよい。メモリコントローラ22は、図13に示すように、垂直方向にNピクセル分の画像データを、1列目,2列目,・・・P行目の順に各列毎に読み出せばよい。なお、メモリコントローラ22は、上述した垂直補間処理の場合と同様に、バッファメモリの最後に記憶される画像データに対しては、水平補間処理の対象になるように2度読み出す必要がある。

[0069]

このように、メモリコントローラ22は、Nピクセル分のデータ容量からなる第1から第3のバッファメモリ91、92、93に対しても、水平方向及び垂直方向の解像度変換処理が行われるように、イメージメモリ32から画像データを読み出すことができる。これにより、水平方向バッファ72及び垂直方向バッファ74の回路規模を小さくして生産コストを削減することができる。

[0070]

NTSC/PALエンコーダ23は、上述したエンコードを行うだけでなく、

エンコード処理を行う前に必要に応じて画像データを元の解像度にする簡易解像 度変換回路23aを有する。

[0071]

簡易解像度変換回路23aは、簡易解像度変換回路21dで画像データの解像 度が低くなった場合に当該画像データを元の解像度にする処理を行ったり、ファ インダ36の表示規格に合うような解像度変換を行う。なお、簡易解像度変換回 路23aは、簡易解像度変換回路21dが低解像度変換処理を行わなかった場合 は高解像度変換処理を行わないが、必要に応じてかかる処理を行ってもよい。

[0072]

簡易解像度変換回路23aは、具体的には図14に示すように、画像データバス33からの画像データを記憶するラインメモリ101と、垂直方向に画像データの補間処理を行う垂直方向線形補間回路(以下、「V方向線形補間回路」という。)102とを備える。

[0073]

ラインメモリ81は、入力端子inからの画像データを1ライン分記憶し、かかる画像データを記憶した順に垂直方向線形補間回路82に供給する。垂直方向線形補間回路82は、上記入力端子inからの画像データと垂直方向線形補間回路82からの画像データに所定の重み付けをすることにより垂直方向の線形補間をし、かかる画像データを出力端子outを介して出力する。

[0074]

例えば、上記入力端子inから入力される画像データをa、ラインメモリ101から読み出される画像データをb、重み付けを行うための係数をg($0 \le g \le 1$)、V方向線形補間回路 102が出力する画像データをcとすると、V方向線形補間回路 102は以下の演算を行う。

[0075]

c = g * a + (1 - g) * b

なお、出力端子outから出力された画像データは、上述したように、エンコード処理される。

[0076]

以上のように、ディジタル・スチル・カメラ1は、信号処理系においては信号 処理部20とCPU41とのいわゆる2チップで構成されている。したがって、 各信号処理回路がそれぞれチップ構成となっている複数チップの場合に比べて、 基板面積を縮小することができ、さらに消費電力を削減することができる。

[0077]

また、信号処理部20は、CPUを含めたチップ構成となっていないので、CPU41のアプリケーションの変更が生じた場合でもそれに対応して信号処理を行うことができる。すなわち、CPUを含めたチップ構成の場合、当該CPUのアプリケーションの変更が生じたときにはそれに対応してチップの再構成をすることは不可能である。しかし、上記信号処理部20は、アプリケーション毎に最適な構成のCPUを用いて、所定の信号処理を行うことができる。

[0078]

かかる構成のディジタル・スチル・カメラ1は、撮影前に被写体の状態や位置 等を確認するためのファインダモード、確認した被写体の映像を撮影する記録モード、撮影された被写体像の写りを確認するための再生モードを有し、各モード に応じて処理を行う。

[0079]

ファインダモードでは、ユーザは、図示しないシャッタボタンを押圧して被写体を撮影する前に、ファインダ36に表示される被写体の様子を観察する必要がある。このファインダモードでは、CPU41は、メモリコントローラ22やその他各回路を以下のように制御する。なお、各モードの説明については主に図3を用い、適宜図15を参照するものとする。

[0080]

上記ファインダモードにおいて、CCDイメージセンサ11は、垂直方向成分を1/3に間引いた画像信号を生成し、S/H-A/D回路12を介してディジタル化された画像データをCCDインターフェース21aに供給する。

[0081]

CCDインターフェース21aは、図15(A)に示すクロックに同期して、

信号処理を行う。具体的には、CCDインターフェース21 a は、図15 (B) に示すように、画像生成部10から供給される画像データの水平方向成分を1/3に間引く処理をし、さらに、ガンマ補正等を行ってカメラDSP21 c に供給する。CCDインターフェース21 a は、1/3間引きの結果、340×256に変換した画像データをカメラDSP21 c に供給する。なお、この1/3間引き処理は、CCDインターフェース21 a が垂直方向成分及び水平方向成分の両方を行ってもよい。

[0082]

カメラDSP21cは、図15 (C) に示すように、間引き処理後の画像データにデータ変換処理を行って、YCrCbの画像データに変換する。カメラDSP21cは、さらに簡易解像度変換回路21dにおいて画像データの解像度を低くすべく解像度変換をして($340\times256\rightarrow320\times240$)、かかる変換処理後の画像データを画像データバス33を介してメモリコントローラ22に供給する。

[0083]

ここで、簡易解像度変換回路 2 1 d は、画像データバス 3 3 が渋滞しない程度 に簡易的に解像度を低くしている。これにより、CCDイメージセンサ 1 1 で生成される画像データが高解像度であっても、画像データバス 3 3 において上記画像データが占める帯域を小さくすることにより画像データバス 3 3 の渋滞を回避し、ファインダモードのリアルタイム性を維持することができる。

[0084]

メモリコントローラ 2 2 は、上記画像データをイメージメモリ 3 2 に書き込み、さらに、図 1 5 (D) に示すように、イメージメモリ 3 2 から画像データを読み出し、画像データバス 3 3 を介してNTSC/PALエンコーダ 2 3 に供給する。メモリコントローラ 2 2 は、同時に、図 1 5 (E) に示すように、イメージメモリ 3 2 に記憶されているOSDデータも読み出し、画像データバス 3 3 を介してNTSC/PALエンコーダ 2 3 に供給する。

[0085]

NTSC/PALエンコーダ23は、画像データがほぼ元の解像度になるよう

に、画像データバス33から供給される画像データに解像度変換処理を行って($320\times240\rightarrow320\times288$)、変換処理後の画像データをNTSC/PALエンコーダ23に供給する。NTSC/PALエンコーダ23は、さらに、画像データをNTSC方式に変換してOSDデータを合成し、これを図2に示すファインダ36に供給する。これにより、ファインダ36には、被写体の画像及び字幕情報等がリアルタイムで表示される。

[0086]

なお、NTSC/PALエンコーダ23は、解像度が小さいものに対してはそれが大きくなるように解像度変換を行い、例えば320×200の画像データが供給された場合にも、320×288の画像データに変換して出力する。

[0087]

以上のように、ディジタル・スチル・カメラ1は、ファインダモードにおいては、図15 (F)に示すタイミングで、CCDイメージセンサ11で生成された画像データの解像度を簡易的に低くしてデータ量を減らし、画像データが画像データバス33の帯域制限内に収まるようにして、さらに出力段階で元の解像度に戻してファインダ36に表示している。

[0088]

これにより、ディジタル・スチル・カメラ1は、画像データが高解像度であっても、比較的処理時間を要する大がかりな間引き処理を行うことなく画像データバス33の帯域制限内に抑えることによって、リアルタイムで被写体の画像をファインダ36に表示させることができる。

[0089]

なお、CPU41は、予め優先して処理を行う回路(CCDインターフェース21a,カメラDSP21c,NTSC/PALエンコーダ23)を設定しておき、時分割で、これらの回路の他に他の回路でも信号処理をしている場合には、画像データのデータ量に応じて優先度の高い上記各回路の処理を優先して行うようにしてもよい。

[0090]

また、カメラDSP21cは、CPU41の制御に基づいて、画像データのデ

ータ量が大きいときは、リアルタイムで処理することを優先すべく、画質を多少落として高速にデータ処理を行うようにすることもできる。これにより、ファインダモードでは、画像生成部10で生成される画像データのデータ量が多くても、よりリアルタイムで処理を行うことができる。

[0091]

また、電子ズーム機能を備えるディジタル・スチル・カメラ1の場合には、C PU41は、以下のようにして各回路を制御してもよい。

[0092]

メモリコントローラ22は、CCDインターフェース21a,カメラDSP21cを介して供給される画像データをイメージメモリ32に書き込み、そして、イメージメモリ32から当該画像データを読み出して解像度変換回路28に供給する。解像度変換回路28は、電子ズーム機能によって解像度が比較的低い画像データに対しては解像度が高くなるように変換処理を行い、解像度が比較的高い画像データに対しては所定の解像度になるまで低くするような変換処理を行う。これにより、ズーム機能のズームの倍率によらず、常に一定の解像度からなる画像データを生成することができる。

[0093]

上述したように、ファインダモードでは、CPU41は、リアルタイム性を最優先するため、比較的時間のかかる処理を各回路に行わせていない。しかしながら、CPU41は、画像データバス33の帯域の許す範囲内であれば、メモリコントローラ22やその他の回路に様々な処理を行わせてもよい。

[0094]

例えば、メモリコントローラ22は、CCDインターフェース21 a 等から供給された画像データを記憶するイメージメモリ32から、当該画像データを読み出し、画像データバス33を介してNTSC/PALエンコーダ23に供給すると共にJPEGエンコーダ/デコーダ29にも供給してもよい。このとき、ファインダ36はリアルタイムで被写体の映像を表示する一方、JPEGエンコーダ/デコーダ29は画像データのJPEG圧縮処理を行う。

[0095]

JPEGエンコーダ/デコーダ29は、静止画像の圧縮/伸張処理を行うものであり、リアルタイムで処理をすることはできない。そこで、JPEGエンコーダ/デコーダ29は、画像データバス33から供給される画像データのコマ数(フレーム数又はフィールド数)を所定数ずつ間引いて圧縮処理を行ったり、また、画像の端を省いて解像度を低くして圧縮処理を行ってもよい。これにより、細切れの静止画像を連続して撮影したり、解像度の低い静止画像を連続して撮影することができる。

[0096]

ユーザは、上述したファインダモードにおいてファインダ36に表示される被 写体の様子を観察し、被写体を撮影すると決定すると、次に図示しないシャッタ ボタンを押圧する。

[0097]

ディジタル・スチル・カメラ1は、上記シャッタボタンが押圧されると、記録 モードに移行する。記録モードになると、CPU41は、ファインダモードの制 御を行いながら、撮影された被写体の画像をフラッシュメモリ51に記録すべく 、メモリコントローラ22やその他各回路を以下のように制御する。

[0098]

CCDイメージセンサ11は、シャッタボタンの押圧に同期して間引き処理を停止して、XGAフォーマットの画像信号を生成し、S/H-A/D回路12を介してディジタル化された画像データをCCDインターフェース21aに供給する。

[0099]

CCDインターフェース21 aは、S/H-A/D回路12から供給される画像データを、カメラDSP21cでなく、画像データバス33を介してメモリコントローラ22は、画像データをイメージメモリ32に書き込んだ後、当該画像データを読み出し、画像データバス33を介してカメラDSP21cに供給する。カメラDSP21cは、RGBからなる画像データをYCrCbからなる画像データに変換する。

[0100]

ここで、カメラDSP21cには、イメージメモリ32に一度書き込まれた画像データが供給される。すなわち、カメラDSP21cは、CCDインターフェース21aから直接供給される画像データではなく、イメージメモリ32からの画像データに対してデータ変換処理を行う。したがって、カメラDSP21cは、高速にデータ変換処理を行う必要はなく、画像データバス33が空いているときにかかる処理を実行してもよい。換言すると、記録モードでは、カメラDSP21cは、リアルタイムで処理する必要がないので、画像データに対して処理速度より画質の向上を優先してデータ変換処理を行い、かかる変換処理済みの画像データを画像データバス33を介してメモリコントローラ22に供給する。メモリコントローラ22は、この画像データをイメージメモリ32に書き込む。

[0101]

メモリコントローラ22は、イメージメモリ32から上記画像データを読み出してJPEGエンコーダ/デコーダ29に供給する。JPEGエンコーダ/デコーダ29は、画像データをJPEG圧縮して、CPUバス34を介して、図2に示すフラッシュメモリ51に書き込む。

[0102]

以上のように、CPU41は、信号処理部20の前段で行う処理であってもリアルタイムで処理を行う必要のない場合には、一度画像データをイメージメモリ32に書き込んでから所定の処理を行うことによって、例えば画像データバス33が帯域限界にまで達しているときは、画像データバス33が空いてからデータ処理を行うこともできる。

[0103]

なお、CPU41は、上記記録モードにおいて、XGAフォーマットの画像データをそのままフラッシュメモリ51に記録していたが、解像度変換回路28で画像データの解像度変換を行ってからフラッシュメモリ51に記録してもよい。 具体的には、CPU41は、メモリコントローラ22を介してイメージメモリ32から読み出した画像データを、解像度変換回路28にVGAに対応するように解像度変換を行わせて(1024×768→640×480)、かかる画像デー タをJPEGエンコーダ/デコーダ29に圧縮させてからフラッシュメモリ51 に記録してもよい。

[0104]

ユーザは、被写体の撮影後、撮影した画像を確認したいときには、撮影した画像を再生すべく、図示しない再生ボタンを押圧する。

[0105]

ディジタル・スチル・カメラ1は、上記再生ボタンが押圧されると、再生モードに移行する。そして、再生モードになると、CPU41は、撮影された被写体の画像データをフラッシュメモリ51から読み出すべく、各回路を以下のように制御する。

[0106]

CPU41は、上記再生ボタンの押圧を検出すると、フラッシュメモリ51から画像データを読み出して一時DRAM42に格納した後、CPUバス34を介してJPEGエンコーダ/デコーダ29に供給する。JPEGエンコーダ/デコーダ29は、フラッシュメモリ51から読み出された画像データにJPEG伸張処理を行ってXGAフォーマットの画像データを得て、画像データバス33を介してメモリコントローラ22に供給する。

[0107]

メモリコントローラ22は、上記画像データをイメージメモリ32に書き込み、さらに、当該画像データをイメージメモリ32から読み出して、画像データバス33を介して解像度変換回路28に供給する。

[0108]

解像度変換回路 28 は、画像データが V G A フォーマットに対応するように解像度変換を行い($1024 \times 768 \rightarrow 640 \times 480$)、画像データバス 38 介してメモリコントローラ 22 に供給する。メモリコントローラ 22 は、解像度変換処理済みの画像データをイメージメモリ 32 に書き込み、そして、当該画像データをイメージメモリ 32 を介してファインダ 36 に供給する。これにより、ファインダ 36 には、フラッシュメモリ 51 に記録されていた画像データに基づく画像が表示される。

[0109]

すなわち、CPU41は、フラッシュメモリ51に記録されいる画像データの 解像度が高いので、この解像度を低くしてから画像データをファインダ36に供 給している。

[0110]

また、CPU41は、ファインダモード、記録モード、再生モードの各モード についてそれぞれ優先して処理する回路の優先順位を決定しておき、いずれかの モードに移行した場合に上記優先順位に従って各回路に処理を実行させてもよい 。これにより、各モードの処理内容に応じて画像データの信号処理を効率的に行 うことができる。

[0111]

上述した実施の形態では、XGA相当の画像データを処理する場合を例に挙げて説明したが、本発明は、これに限定されず、例えば100画素以上からなる画像データを処理する場合についても適用することができるのは勿論である。

[0112]

【発明の効果】

以上詳細に説明したように、本発明に係る撮像装置によれば、第1の動作モードでは、各信号処理手段のうち実時間で処理することが必要な信号処理手段に対して撮像手段からの画像データに所定の信号処理をさせ、信号処理済みの画像データを表示手段に供給する制御を行い、第2の動作モードでは、撮像手段からの画像データを記憶手段に書き込んでから当該画像データを読み出して各信号処理手段に供給し、信号処理済みの画像データを記録媒体に記録する制御を行うことにより、各動作モードに応じて最も効率的な信号処理を行うことができる。

【図面の簡単な説明】

【図1】

本発明を適用したディジタル・スチル・カメラの構成を示すブロック図である

【図2】

上記ディジタル・スチル・カメラの概略構成を示すブロック図である。

【図3】

上記ディジタル・スチル・カメラの信号処理部における画像データの流れを説明するためのブロック図である。

【図4】

上記信号処理部の入力処理回路における簡易解像度変換回路の構成を示すブロック図である。

【図5】

上記信号処理部の解像度変換回路の構成を示すブロック図である。

【図6】

上記解像度変換回路の水平方向バッファ,水平方向変換処理回路,垂直方向バッファ,垂直方向変換処理回路の具体的な構成を示すブロック図である。

【図7】

上記解像度変換回路の他の構成を示すブロック図である。

【図8】

上記解像度変換回路の垂直方向バッファの構成を示すブロック図である。

【図9】

メモリコントローラがイメージメモリから画像データ読み出すときの手法について説明する図である。

【図10】

1 画面を構成するピクセルの座標位置を説明する図である。

【図11】

メモリコントローラがイメージメモリから画像データ読み出すときの手法について説明する図である。

【図12】

上記解像度変換回路の水平方向バッファがラインバッファから構成されている ときの構成を示すブロック図である。

【図13】

メモリコントローラがイメージメモリから画像データ読み出すときの手法について説明する図である。

【図14】

上記信号処理部のNTSC/PALエンコーダにおける簡易解像度変換回路の 構成を示すブロック図である。

【図15】

ファインダモードにおける各回路の信号処理の内容を説明するタイミングチャートである。

【図16】


従来のディジタル・スチル・カメラの構成について説明するブロック図である

【符号の説明】


1 ディジタル・スチル・カメラ、20 信号処理部、21 入力処理回路、22 メモリコントローラ、23 NTSC/PALエンコーダ、28 解像度変換回路、32 イメージメモリ、33 画像データバス、34 CPUバス、40 制御部、41 CPU

【書類名】 図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】



【図13】




【図14】



【図15】

€	(A) §§§§¾™≈ സ്രസ്ഥസസസസസസസസസസസസസസസസസസസസസസസസസസസസസസസസസ	monou																					-
(8)	CCDIF GHENREPREPREPREPREPREPREPREPREPREPREPREPREPR	GIRGIRGIR	SOME	GARGARGARGARGARGARGARGARGARGARGARGARGARG	GRG	RGIR	<u> </u>	5	RGHR ∆	GR6 B		RIGIA PIGR	SI SI		- N	2	요 교 교	मुख्य		<u>8</u>	R Gr R	GNRG □	8
	1/3間引き	2	m	4	ம	9	r -	0	-	8	ო	4		2	9	7	0	-	7	6	4	2	[
<u>O</u>	(C) CAMDSP Y	> 8 > ₺	1 1 1	111	> ა	≻ ਰ	> ბ	> &	> ö	> 8	≻ ბ	≻ 8			> 8	> ნ	> 8	≻ ວັ	≻ 8	> Շ	> 8	≻ ბ	
	-	2 8 4	uc		0	0 1 2 3 4 5 6 7 0 1 2	m	4	φ	~	0	64	m	4	Φ.	7	0	1 2	3 4 5 6 7 0 1 2 3 4 5	4	5 6 7	7	اه
<u> </u>	DRAM+	> 8 > 5 - 5 - 5 - 5	› ک ک	> ፡፡ > ፡፡ > ፡፡ > ፡፡	· > 8	> පි > ඊ	> 5	> 8	> 8	> 5 > 8 > 5 > 5 > 8	≻ ਹ ≻ ਲ	> 8	≻ ბ	> 8	≻ 8	≻ ნ	> 8	y y	≻ ბ	≻ 8	4 4	≻ ნ	≻ ৪
	1	YC422 (320×240)	ம	9	4 8	01	=	12	4	15	0	2	ന	4	9	~	€0	9	Ξ	12	9 10 11 12 13 14 15 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15	52	
<u>E</u>	DRAM→ OSD	0 0	0	0		0	0	0	0	0	0	0	0	0	0	0	0	0	0 0 0 0 0 0	0	0	0	
•	}						č	A A A A A A A A A A A A A A A A A A A	- 22	DRA	DRAM→OSD	0				õ	MDS	CAMDSP→DRAM	¥				
	BUS→	L					5			-					_			Г				L	Г
Œ	(F) DRAM		1_				Ī		_	_	<u> </u>				_			L.					

【図16】



【書類名】 要約書

【要約】

【課題】 動作モードに応じた効率的な信号処理を行う。

【解決手段】 ファインダモードでは、CCDインターフェース21 a は、画像 生成部10から供給される画像データの水平方向成分を1/3に間引く処理をし、さらに、ガンマ補正等を行ってカメラDSP21cに供給する。カメラDSP21cは、間引き処理後の画像データにデータ変換処理及び解像度変換処理を行って、YCrCbの画像データに変換してメモリコントローラ22に供給する。メモリコントローラ22は、上記画像データをイメージメモリ32に書き込み、イメージメモリ32から画像データを読み出し、画像データバス33を介してNTSC/PALエンコーダ23は、画像データの解像度変換処理及びNTSC/PALエンコーダ23は、画像データの解像度変換処理及びNTSC方式への変換処理をしてファインダに供給する。

【選択図】 図3

【書類名】

職権訂正データ

【訂正書類】

特許願

<認定情報・付加情報>

【特許出願人】

【識別番号】

000002185

【住所又は居所】

東京都品川区北品川6丁目7番35号

【氏名又は名称】

ソニー株式会社

【代理人】

申請人

【識別番号】

100067736

【住所又は居所】

東京都港区虎ノ門2-6-4 第11森ビル 小池

国際特許事務所

【氏名又は名称】

小池 晃

【選任した代理人】

【識別番号】

100086335

【住所又は居所】

東京都港区虎ノ門2丁目6番4号 第11森ビル

小池国際特許事務所

【氏名又は名称】

田村 榮一

【選任した代理人】

【識別番号】

100096677

【住所又は居所】

東京都港区虎ノ門二丁目6番4号 第11森ビル

小池国際特許事務所

【氏名又は名称】

伊賀 誠司

出願人履歴情報

識別番号

[000002185]

1. 変更年月日

1990年 8月30日

[変更理由]

新規登録

住 所

東京都品川区北品川6丁目7番35号

氏 名

ソニー株式会社